home/categories/framework-internals/mindrally-skills-fpga-skill-md
framework-internalsdevelopment

fpga

FPGA development guidelines covering Vivado, SystemVerilog, timing closure, AXI interfaces, and hardware optimization.

Mindrally
maintainer
Mindrally
آخر تحديث 1/23/2026
النجوم
59
التفرعات
5
quick start

Installation and usage

FPGA development guidelines covering Vivado, SystemVerilog, timing closure, AXI interfaces, and hardware optimization.

التثبيت
$ install --globalskills.sh
الاستخدام

بعد التثبيت، يمكنك استخدام هذه المهارة بتشغيل الأمر التالي في الطرفية:

skills use fpga