home/categories/framework-internals/mindrally-skills-fpga-skill-md
framework-internalsdevelopment

fpga

FPGA development guidelines covering Vivado, SystemVerilog, timing closure, AXI interfaces, and hardware optimization.

Mindrally
maintainer
Mindrally
Обновлено 1/23/2026
Звёзды
59
Форки
5
quick start

Installation and usage

FPGA development guidelines covering Vivado, SystemVerilog, timing closure, AXI interfaces, and hardware optimization.

Установка
$ install --globalskills.sh
Использование

После установки вы можете использовать этот skill, выполнив следующую команду в терминале:

skills use fpga